 |
圖5：針對不同結構仿真計算得到的輸入阻抗。不考慮芯片和封裝結構(紅線)；考慮封裝結構(藍線)；考慮芯片、封裝和電路板(綠線)。 |
在板上放置分立的去耦電容使得設計師可以靈活地調整電源供電系統(tǒng)的阻抗，實現(xiàn)較低的電源地噪聲。然而，如何選擇放置位置、選用多少以及選用什么樣的去耦電容仍舊是一系列的設計問題。因此，對一個特定的設計尋求最佳的去耦解決方案，并使用合適的設計軟件以及進行大量的電源供電系統(tǒng)的仿真模擬往往是必須的。
協(xié)同設計概念
圖4實際上還揭示了另一個非常重要的事實，即PCB上放置分立的去耦電容的作用頻率范圍僅僅能達到幾百兆赫茲。頻率再高，每個分立去耦電容的寄生電感以及板層和過孔的環(huán)路電感(電容至芯片)將會極大地降低去耦效果，僅僅通過PCB上放置分立的去耦電容是無法進一步降低電源供電系統(tǒng)的輸入阻抗的。從幾百兆赫茲到更高的頻率范圍，封裝結構的電源供電系統(tǒng)的板間電容，以及封裝結構上放置的分立去耦電容將會開始起作用。到了GHz頻率范圍，芯片內電源柵格之間
