2.1 語音采集與有效語音提取
語音A/D轉(zhuǎn)換由WOLFSON公司的WM8751語音芯片實(shí)現(xiàn)。系統(tǒng)上電后，F(xiàn)PGA內(nèi)的用戶制定配置模塊以I2C時(shí)序配置該芯片工作模式為8kHz采樣頻率與16bit采樣深度，采樣得到的語音數(shù)據(jù)以I2S時(shí)序串行傳輸?shù)紽PGA芯片中。
語音數(shù)據(jù)由采樣芯片傳至FPGA芯片端口后，由用戶制定硬件采集模塊負(fù)責(zé)接收，該模塊還負(fù)責(zé)計(jì)算本次收到數(shù)據(jù)的前向差值與平方值，然后將接收的數(shù)據(jù)、前向差值和平方值通過Avalon總線傳至SRAM。這樣，該模塊在實(shí)現(xiàn)數(shù)據(jù)采集的同時(shí)，完成部分過零率與短時(shí)能量計(jì)算的工作。SRAM中有兩塊地址固定的數(shù)據(jù)存儲(chǔ)區(qū)A與B。當(dāng)采樣模塊采集滿A區(qū)并通知CPU讀數(shù)后，如果語音芯片繼續(xù)傳來數(shù)據(jù)，采樣模塊將接收的數(shù)據(jù)存儲(chǔ)到B區(qū)中，這樣CPU讀A區(qū)不會(huì)與模塊寫B(tài)區(qū)產(chǎn)生沖突，B區(qū)寫滿后模塊與CPU以相同方式工作。
CPU采集到語音數(shù)據(jù)后進(jìn)一步作分幀處理與靜音檢測(cè)，經(jīng)檢測(cè)為有效語音的數(shù)據(jù)幀予以保留。每一語音幀根據(jù)式(2)、式(3)計(jì)算短時(shí)能量與過零率，然后通過雙門限法檢測(cè)該段數(shù)據(jù)是否為有效語音。式(2)、式(3)中，N為每幀采樣點(diǎn)數(shù)。由于每個(gè)采樣點(diǎn)的前向差值與平方值已由數(shù)據(jù)接收模塊算出，CPU只需提出這些值按幀累加即可。檢測(cè)為有效語音的數(shù)據(jù)幀放入SDRAM中的循環(huán)緩沖區(qū)中，當(dāng)有效語音數(shù)據(jù)足量后，CPU停止采集模塊工作。
2.2 語音MFCC參數(shù)運(yùn)算
語音采集與檢測(cè)過程中，若采用筆者設(shè)計(jì)的主-從CPU幀流水MFCC提取結(jié)構(gòu)（圖2），可使語音和MFCC提取在雙CPU上同步進(jìn)行，從而提高系統(tǒng)效率。雙CPU結(jié)構(gòu)中，主CPU完成采集與檢測(cè)，從CPU實(shí)現(xiàn)MFCC提取。該結(jié)構(gòu)工作過程如下：
當(dāng)主CPU采集到一段原始語音數(shù)據(jù)后，對(duì)該段數(shù)據(jù)進(jìn)行分幀與檢測(cè)，然后將有效語音數(shù)據(jù)按幀寫至緩沖區(qū)A2B，并通過郵箱通知從CPU。若主CPU在下一段原始語音數(shù)據(jù)到來前通過郵箱得知緩沖區(qū)B2A有從CPU處理完成的MFCC，則將其讀出至主CPU內(nèi)存中。由于主CPU對(duì)MFCC的接收是查詢，對(duì)語音數(shù)據(jù)的接收是中斷，故收發(fā)數(shù)據(jù)不會(huì)產(chǎn)生沖突。由郵箱消息啟動(dòng)從CPU，一旦獲悉有新語音數(shù)據(jù)到來，即從緩沖區(qū)A2B中讀取數(shù)據(jù)到從CPU內(nèi)存。當(dāng)從CPU運(yùn)算出MFCC，將MFCC寫至B2A緩沖區(qū)，然后發(fā)送信息至郵箱。從CPU的內(nèi)存區(qū)內(nèi)設(shè)有MFCC緩沖區(qū)，若B2A內(nèi)的數(shù)據(jù)未被主CPU讀完，而新MFCC已經(jīng)提取完成，則從CPU將新MFCC暫存在緩沖區(qū)中，待B2A中的數(shù)據(jù)被讀完后再將新MFCC寫入。主從CPU進(jìn)行通信的郵箱由硬件邏輯資源構(gòu)成，雙CPU可通過該郵箱同時(shí)收發(fā)信息。
主-從CPU流水結(jié)構(gòu)串行處理語音數(shù)據(jù)可有效加速M(fèi)FCC參數(shù)的提取,相當(dāng)于數(shù)據(jù)在雙CPU系統(tǒng)中以幀為單位作流水處理，使語音采集與MFCC參數(shù)提取同步進(jìn)行。
2.3 適應(yīng)度計(jì)算硬件結(jié)構(gòu)及遺傳算法實(shí)現(xiàn)
MFCC參數(shù)提取完成，設(shè)得到N幀M維MFCC。根據(jù)前面討論，碼書容量選擇為F=64，若取M=12并加上一階差分參數(shù)，N=512，遺傳個(gè)體T=30；根據(jù)式(1)估算，執(zhí)行一代群體適應(yīng)度計(jì)算至少需作(2M)×N × T × F =23592960≈24M次乘法和48M次加減法，加上遺傳動(dòng)作，執(zhí)行一代遺傳的總步驟更遠(yuǎn)遠(yuǎn)超過運(yùn)算次數(shù)。實(shí)驗(yàn)可知，遺傳收斂代數(shù)大約為40～150，因此直接用軟件程序?qū)崿F(xiàn)必導(dǎo)致耗時(shí)過長。
根據(jù)適應(yīng)度計(jì)算的算法特點(diǎn)，在設(shè)計(jì)中采用并行流水結(jié)構(gòu)實(shí)現(xiàn)適應(yīng)度計(jì)算，可大大減少耗時(shí)。根據(jù)式(1)，K維空間中兩點(diǎn)之間距離的計(jì)算可采用K路并行運(yùn)算器實(shí)現(xiàn)，得到的K路輸出并行進(jìn)入K輸入加法器，再作開方處理即得到兩點(diǎn)距離，然后通過比較得到式（1）中的最短距離值
并累加，再將此距離累加便可得到適應(yīng)度的倒數(shù)。這一系列計(jì)算可通過流水硬件結(jié)構(gòu)實(shí)現(xiàn)。
根據(jù)該思路設(shè)計(jì)的適應(yīng)度計(jì)算的硬件結(jié)構(gòu)框圖如圖3所示。由圖3可知，CPU將訓(xùn)練序列與單個(gè)個(gè)體通過地址分配單元按維寫入K路數(shù)據(jù)存儲(chǔ)與運(yùn)算單元，由選擇與控制單元啟動(dòng)運(yùn)算，K路并行運(yùn)算的結(jié)果通過K輸入加法器與距離運(yùn)算單元得到兩點(diǎn)歐氏距離，選擇與控制單元輸出結(jié)果進(jìn)行比較，搜索 
并累加，經(jīng)過N次處理后，得到該個(gè)體適應(yīng)度的倒數(shù)，并由控制與選擇單元以中斷方式將該值返回給CPU，完成一個(gè)個(gè)體的適應(yīng)度運(yùn)算。CPU處理完這個(gè)個(gè)體的適應(yīng)度值后，再將下一個(gè)個(gè)體寫入存儲(chǔ)單元并重復(fù)上述過程，直至求出最佳個(gè)體。
該適應(yīng)度運(yùn)算并行流水結(jié)構(gòu)由硬件實(shí)現(xiàn)，執(zhí)行一代群體適應(yīng)度計(jì)算僅需時(shí)鐘周期數(shù)為：(F + 1)×N ×T +(2M ×T×F)=1044480≈1M，遠(yuǎn)優(yōu)于軟件實(shí)現(xiàn)。
在嵌入式系統(tǒng)中實(shí)現(xiàn)遺傳算法，為降低運(yùn)算量，通常要對(duì)適應(yīng)度函數(shù)作各種簡化，如穩(wěn)態(tài)方式[5]，通過限制每一代發(fā)生變化的個(gè)體數(shù)量來減少運(yùn)算，但是這些改進(jìn)一定程度上限制了算法的隨機(jī)性。SoPC系統(tǒng)采用硬件資源設(shè)計(jì)的適應(yīng)度計(jì)算硬件結(jié)構(gòu)加速了適應(yīng)度運(yùn)算，克服了算法實(shí)現(xiàn)上的難點(diǎn)。
遺傳聚類算法中，交叉和變異等遺傳操作主要是對(duì)存儲(chǔ)器的讀寫與位操作，采用硬件加速效果提升不大，因此這部分功能由軟件在處理器上實(shí)現(xiàn)�？傮w而言，系統(tǒng)設(shè)計(jì)中，將運(yùn)算量小但步驟繁雜的部分通過軟件完成，運(yùn)算量大的部分通過硬件模塊實(shí)現(xiàn)，體現(xiàn)了SoPC設(shè)計(jì)的靈活性能。
2.4 實(shí)現(xiàn)說話人識(shí)別
說話人識(shí)別階段是針對(duì)說話人的辯識(shí)過程，通過VQ特征提取與遺傳算法操作得到的說話人模板的1個(gè)64容量的碼書，其值表征某用戶的個(gè)人語音特征。識(shí)別階段，先采集一定量測(cè)試者語音并提取MFCC，由主CPU執(zhí)行測(cè)試者語音MFCC和用戶碼書的匹配操作，匹配度計(jì)算公式與適應(yīng)度計(jì)算公式相同。當(dāng)?shù)玫降钠ヅ涠却笥诮?jīng)驗(yàn)閾值，則測(cè)試者為合法用戶，小于閾值則測(cè)試者被拒絕。
3 實(shí)驗(yàn)分析與結(jié)論
VQ說話人識(shí)別中，參數(shù)的選擇對(duì)系統(tǒng)性能有一定影響。主要可選參數(shù)有訓(xùn)練序列長度與MFCC維數(shù)；被影響的性能參數(shù)有誤識(shí)率，F(xiàn)PGA資源消耗與訓(xùn)練識(shí)別時(shí)間。
實(shí)驗(yàn)測(cè)試環(huán)境為普通實(shí)驗(yàn)室，參與實(shí)驗(yàn)者共24人(男15人，女9人)，測(cè)試語音時(shí)長不低于5秒。實(shí)驗(yàn)中，隨機(jī)選不同人員語音生成用戶碼書，然后全體人員參與測(cè)試。
表1為不同參數(shù)設(shè)置下系統(tǒng)性能與資源耗用情況。根據(jù)表1可知：在相同的訓(xùn)練語音時(shí)長（即訓(xùn)練序列幀數(shù)）基礎(chǔ)上，使用MFCC+差分參數(shù)的系統(tǒng)識(shí)別率優(yōu)于單純使用MFCC，但帶來的數(shù)據(jù)處理量、存儲(chǔ)單元和邏輯單元的消耗也相應(yīng)增大；同時(shí)，訓(xùn)練序列幀數(shù)對(duì)識(shí)別率的影響比提高維數(shù)更加重要。這是因?yàn)樵谟?xùn)練語音幀數(shù)有限的情況下，訓(xùn)練語音時(shí)長對(duì)用戶碼書的修正效果更加明顯，使碼書更能反映用戶的語音特征。但是這樣也帶來大量存儲(chǔ)單元的消耗與訓(xùn)練時(shí)間的增加。
此外，還進(jìn)行了不同平臺(tái)上相同算法的耗時(shí)比較實(shí)驗(yàn)，結(jié)果如圖4所示。圖4中DSP平臺(tái)采用C5502，PC平臺(tái)為主頻1.6GHz的AMD處理器，縱軸表示完成訓(xùn)練過程的用時(shí)�？梢�，采用適應(yīng)度計(jì)算模塊的SoPC系統(tǒng)速度性能遠(yuǎn)遠(yuǎn)優(yōu)于硬處理器系統(tǒng)。
參考文獻(xiàn)
[1] O′SHAUGHNESSY D.Speaker recognition.IEEE Acoustic. Speech and Signal Processing Magazine，1986，3(4)：4-7.
[2] SOONG F K.Vector quantization approach to speaker recognition.ProcICASSP85，1985：387～390.
[3] 張軍英.說話人識(shí)別的現(xiàn)代方法與技術(shù)[M].西安：西北大學(xué)出版社，1994.
[4] 任愛峰，初秀琴，常存，等.基于FPGA的嵌入式系統(tǒng)設(shè)計(jì)[M].西安：西安電子科技大學(xué)出版社，2004.
[5] BORNHOLDT S，GRAUDENZ D.General asymmetric neural networks and structure design by genetic algorithm.Neural Networks，1992，5(2)：327-334.
